

Licenciatura:ISC	Materia:	DISEÑO LOGICO	Clave:	ISC605
Modalidad:EJECUTIVO	Cuatrimestre:	6	Horas:	4

OBJETIVO:	<p>Especificar sistemas secuenciales síncronos como autómatas de estados finitos. Implementar sistemas secuenciales síncronos utilizando bloques funcionales secuenciales (biestables, registros y contadores) y componentes combinacionales (puertas lógicas, memorias no volátiles y circuitos programables). Calcular el retardo de propagación y la frecuencia máxima de funcionamiento de una implementación dada de un sistema secuencial síncrono. Especificar circuitos combinacionales y secuenciales mediante el lenguaje de descripción de hardware VHDL.</p>
------------------	--

S	CLASE 1	CLASE 2	CLASE 3	CLASE 4	PLATAFORMA EDUCATIVA
1	INTRODUCCION 1.1.- Circuitos digitales.	1.2.- Circuitos combinacionales vs. Circuitos secuenciales.	1.3.- Sistemas secuenciales síncronos.	1.4.- El lenguaje de descripción de hardware VHDL.	
	CLASE 5 1.4.1.- Origen y utilidad del lenguaje.	CLASE 6 1.4.2.- Elementos básicos del lenguaje: tipos de datos y operadores	CLASE 7 1.4.3.- Concepto y definición de Entity.	CLASE 8 1.4.4.- Concepto y definición de Architecture.	
2	1.4.5.- Sentencias concurrentes.	1.4.6.- Sentencias secuenciales: process.	UNIDAD II SISTEMAS SECUENCIALES SÍNCRONOS 2.1.- Autómatas de estados finitos: Melay vs. Moore	2.2.- Especificación del sistema mediante diagramas y tablas de estados	PLATAFORMA EDUCATIVA
	CLASE 5 2.3.- Representación comportamental del sistema mediante VHDL	CLASE 6 2.4.- Implementación estructurada de sistemas secuenciales síncronos	CLASE 7 2.4.1.- Codificación de estados: Random, One-hot y Salidas igual a variables de estado	CLASE 8 2.4.2.- Cálculo del circuito combinacional de excitación y salida: tabla de excitación y salida.	
3	2.4.3.- Implementación de sistemas secuenciales síncronos mediante biestables y puertas lógicas	2.4.4.- Retardo de propagación.	2.4.5.- Frecuencia máxima.	2.4.6.- Inicialización del sistema.	PLATAFORMA EDUCATIVA
	CLASE 5 2.4.7.- Representación estructural del sistema mediante VHDL.	UNIDAD III BLOQUES FUNCIONALES SECUENCIALES Contadores.	CLASE 7 3.1.- 3.2.- Registros de desplazamiento.	CLASE 8 3.3.- Registros conectados en anillo.	SUPER NOTA

S	CLASE 1	CLASE 2	CLASE 3	CLASE 4	PLATAFORMA EDUCATIVA
4	3.4.- Representación comportamental de bloques funcionales secuencial mediante VHDL.	3.5.- Implementación de sistemas secuenciales síncronos mediante bloques funcionales secuenciales y puertas lógicas.	3.6.- Representación estructural de la implementación del sistema, basada en bloques funcionales secuenciales, mediante VHDL.	3.7.- Memorias no volátiles.	
EN CASA	CLASE 5	CLASE 6	CLASE 7	CLASE 8	
	3.8.- Tipos de memorias no volátiles.	3.9.- Implementación de circuitos combinacionales mediante memorias no volátiles	3.10.- Representación comportamental de memorias no volátiles mediante VHDL.	3.11.- Implementación de sistemas secuenciales síncronos mediante bloques funcionales secuenciales y memorias no volátiles.	
S	CLASE 1	CLASE 2	CLASE 3	CLASE 4	PLATAFORMA EDUCATIVA
5	3.11.- Implementación de sistemas secuenciales síncronos mediante bloques funcionales secuenciales y memorias no volátiles.	3.12.- Representación estructural de la implementación del sistema, basado en memorias no volátiles, mediante VHDL.	3.12.- Representación estructural de la implementación del sistema, basado en memorias no volátiles, mediante VHDL.	4.2.- Tipos de circuitos lógicos programables: Standard	
EN CASA	CLASE 5	CLASE 6	CLASE 7	CLASE 8	
	4.2.- Tipos de circuitos lógicos programables: Standard	UNIDAD IV CIRCUITOS PROGRAMABLES Circuitos full custom y semicustom 4.1. -	UNIDAD IV CIRCUITOS PROGRAMABLES Circuitos full custom y semicustom 4.1. -	UNIDAD IV CIRCUITOS PROGRAMABLES Circuitos full custom y semicustom 4.1. -	
S	CLASE 1	CLASE 2	CLASE 3	CLASE 4	PLATAFORMA EDUCATIVA
6	4.2.- Tipos de circuitos lógicos programables: Standard	4.2.- Tipos de circuitos lógicos programables: Standard	4.3.- Implementación de circuitos combinacionales mediante circuitos lógicos programables de tipo PLA y PAL.	4.3.- Implementación de circuitos combinacionales mediante circuitos lógicos programables de tipo PLA y PAL.	MAPA CONCEPTUAL
EN CASA	CLASE 5	CLASE 6	CLASE 7	CLASE 8	
	4.4.- Implementación de sistemas secuenciales síncronos mediante circuitos lógicos programables de tipo PLA y PAL.	4.4.- Implementación de sistemas secuenciales síncronos mediante circuitos lógicos programables de tipo PLA y PAL.	4.4.- Implementación de sistemas secuenciales síncronos mediante circuitos lógicos programables de tipo PLA y PAL.	4.4.- Implementación de sistemas secuenciales síncronos mediante circuitos lógicos programables de tipo PLA y PAL.	
S	CLASE 1	CLASE 2			PLATAFORMA EDUCATIVA
7	EXAMEN DE MODULO				EXAMEN FINAL EN PLATAFORMA OPCIONAL, OBLIGATORIO PARA LOS ALUMNOS EN MODALIDAD VIRTUAL

ACTIVIDADES EN EL AULA PERMITIDAS:	<p>1.-Conducción Docente, manejo de Esquemas, Conceptos Básicos y Referentes Teóricos (Pizarron)</p> <p>2.-Estructuración de Reportes de Lectura y Fichas de Trabajo; uso de Medios Audiovisuales. (Pantalla).</p> <p>3.-Realizar Lecturas de Referencias Bibliográficas Sugeridas y Adicionales para generar Lluvia de Ideas.</p> <p>4.-Propiciar Actividades de Interés dentro del Proceso de Enseñanza - Aprendizaje para generar Investigaciones.</p> <p>5.-Vinculación de la Materia con Casos Prácticos y Reales que se puedan sustentar teóricamente.</p>
---	--

ACTIVIDADES NO PERMITIDAS:	<p>1. Exámenes Orales.</p> <p>2. Exposiciones como Evaluación.</p> <p>3. Improvisaciones.</p>
-----------------------------------	---

SUGERENCIA BIBLIOGRAFICA				
No	TIPO	TITULO	AUTOR	EDITORIAL
1	Libro	Principios de Diseño Digital	Daniel D. Gajski, traducción de Carlos Garcia Puntonet y otros.	zurub zurub
2	Libro	CIRCUITO DE COMPUTADORES ; CIRCUITOS ELECTRICOS ; CIRCUITOS LOGICOS ; COMPUTADORES ELECTRONICOS DIGITALES ; ELECTRONICA DIGITAL	M. Morris Mano y traducción de Julio Fournier González., Mano,	
3	Libro			

SUGERENCIAS DE VIDEOS ACADEMICOS				
No	TIPO	TITULO	LINK	AUTOR
1	Video	Diseño Lógico de Bases de Datos	https://youtu.be/_SADhrQD5bY	Universitat Politècnica de València - UPV
2	Video	Diseño Lógico	https://youtu.be/DeQB5wTVIUY	Ing. Gustavo Villarroel Laura
3	Video			

CRITERIOS, PROCEDIMIENTOS DE EVALUACION Y ACREDITACION.	
Actividades en Plataforma Educativa	50%
1er Actividad	25%
2da Actividad	25%
Examen	50%
Total	100%

Escala de calificación	7- 10
Minima aprobatoria	7

NOTA:	En la planeación los exámenes aparecen siempre en día lunes, pero dependerá de la programación de la subdirección académica, y en esa semana se podrán hacer los cambios necesarios.
--------------	--

